 CPU源代碼分析與芯片設(shè)計(jì)及Linux移植培訓(xùn)班 |
| 入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆ 電路系統(tǒng)的基本概念。 |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
|
上課時(shí)間和地點(diǎn) |
上課地點(diǎn)：【上�！浚和瑵�(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時(shí)間(周末班/連續(xù)班/晚班）：CPU源代碼分析培訓(xùn)班：2020年3月16日 |
|
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年，端海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請點(diǎn)擊這兒查看★ |
|
最新優(yōu)惠 |
|
◆請咨詢客服。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。 |
CPU源代碼分析與芯片設(shè)計(jì)及Linux移植
|
第1章 CPU構(gòu)架概述
?
1.1 計(jì)算機(jī)體系結(jié)構(gòu)概述
?
1.2 標(biāo)量流水線技術(shù)
?
1.3 超標(biāo)量構(gòu)架
?
1.4 超長指令構(gòu)架
?
1.5 處理器介紹
第2章 OR1200構(gòu)架
2.1 OpenRISC概述
2.2 OR1200構(gòu)架
2.3 OR1200核心寄存器
2.4 OR1200的IO接口說明
2.5 OR1200核心硬件配置
第3章 Wishbone片上總線
3.1 概述
3.2 基本特點(diǎn)
3.3 接口信號定義
3.4 Wishbone支持的互聯(lián)類型
3.5 Wishbone總線周期
3.6 Wishbone寄存反饋總線周期
3.7 Wishbone規(guī)范對IP文檔的要求
3.8 Wishbone從設(shè)備接口示例
3.9 Wishbone對RAM/ROM的支持
3.10 Wishbone點(diǎn)到點(diǎn)連接示例
3.11 Wishbone共享總線連接示例
3.12 地址譯碼
3.13 仲裁器的設(shè)計(jì)
3.14 小結(jié)
第4章 CPU/DSP核心
4.1 CPU/DSP核心
4.2 IF級
4.3 ID級
4.4 EX級
4.5 系統(tǒng)控制模塊
4.6 MA級（lsu模塊）
4.7 WB級
第5章 OpenRISC存儲系統(tǒng)
5.1 概述
5.2 OpenRISC的高速緩存
5.3 OpenRISC的虛擬存儲系統(tǒng)源碼分析
5.4 OpenRISC高速緩存的源碼分析
5.5 片上存儲器QMEM
第6章 OpenRISC的主要外設(shè)
6.1 概述
6.2 寫緩沖模塊OR1200_sb
6.3 總線接口單元模塊OR1200_wb_biu
6.4 計(jì)時(shí)器模塊OR1200_tt
6.5 可編程中斷控制器模塊OR1200_pic
6.6 電源管理模塊OR1200_pm
第7章 OpenRISC調(diào)試接口
7.1 OR1200的調(diào)試功能概述
7.2 調(diào)試單元OR1200_du模塊
7.3 JTAG開發(fā)接口模塊
7.4 小結(jié)
第8章 編譯器移植
8.1 編譯過程簡介
8.2 GNU開發(fā)工具鏈
8.3 RTL語言
8.4 OR32平臺GCC編譯器移植
8.5 OR32平臺binutils的移植
8.6 OR32工具鏈的編譯安裝
第9章 Linux平臺移植
9.1 編寫OR32復(fù)位例外
9.2 內(nèi)核啟動（函數(shù)start_kernel）
9.3 內(nèi)核啟動時(shí)建立平臺（函數(shù)setup_arch）
9.4 例外處理
9.5 運(yùn)行時(shí)用到的底層接口
9.6 Linux移植
第10章 OpenRISC參考設(shè)計(jì)與FPGA移植
?
10.1 OpenRISC的功能驗(yàn)證
?
10.2 ORP_SOC的FPGA移植
?
10.3 FPGA開發(fā)板的設(shè)計(jì)與使用
第11章 開放源代碼以太網(wǎng)MAC控制器IP
?
11.1 開放源代碼以太網(wǎng)媒體訪問控制器IP
?
11.2 以太網(wǎng)MAC控制器IP頂層模塊
?
11.3 MII接口模塊
?
11.4 以太網(wǎng)數(shù)據(jù)發(fā)送模塊
?
11.5 以太網(wǎng)數(shù)據(jù)接收模塊
?
11.6 以太網(wǎng)MAC控制模塊
?
11.7 以太網(wǎng)MAC狀態(tài)模塊
?
11.8 以太網(wǎng)MAC寄存器模塊
?
11.9 以太網(wǎng)MAC Wishbone接口模塊
?
11.10 小結(jié)
第12章 USB設(shè)備功能模塊
12.1 USB 2.0包標(biāo)識符及傳輸控制概述
12.2 USB IP核的整體結(jié)構(gòu)
12.3 寄存器文件模塊usbf_rf
12.4 Wishbone接口模塊usbf_wb
12.5 內(nèi)存緩沖區(qū)仲裁器
12.5 模塊usbf_mem_arb
12.6 協(xié)議層模塊
12.7 UTMI接口模塊
第13章 全定制芯片設(shè)計(jì)方法
13.1 集成電路設(shè)計(jì)概述
13.2 芯片設(shè)計(jì)流程
13.3 DC工具綜合
13.4 PrimeTime靜態(tài)時(shí)序分析
13.5 可測性設(shè)計(jì)
13.6 自動布局布線
13.7 版圖的物理驗(yàn)證 |
首頁 課程表 報(bào)名 在線聊 講師 品牌 QQ聊 活動 就業(yè)