課程大綱： FPGA驗(yàn)證培訓(xùn)
一 主要圍繞SV來展開
1. FPGA下KEY，LED控制實(shí)例講解，以Vivado 軟件為例
2. FPGA下UART收發(fā)數(shù)據(jù)代碼實(shí)例講解，ZYNQ平臺下驗(yàn)證
3. verilog，makefile，TCL腳本
4. SV數(shù)據(jù)類型
5. SV過程語句，
6. SV子過程
7. SV連接設(shè)計
8. SV測試平臺
一 主要圍繞VCS展開
1. Ubuntu18 系統(tǒng)中VCS，Verdi 的安裝及其環(huán)境配置
2. QuestaSim 軟件安裝與使用
3. VCS仿真分析軟件使用
4. Verdi自動調(diào)試平臺使用
5. VCS簡單使用方法
6. RTL代碼邏輯綜合
7. VCS門級網(wǎng)表仿真（Netlist）
8. VirSim的圖形方式和每個窗口介紹
二 主要圍繞UVM展開
1. 一個UVM驗(yàn)證平臺用例
2. UVM基礎(chǔ)結(jié)構(gòu)
3. TLM1.0通信
4. 驗(yàn)證平臺的運(yùn)行，
5. phase，objection機(jī)制，domain的應(yīng)用
6. sequence基礎(chǔ)和應(yīng)用，response的使用
7. 寄存器模型
8. Factory機(jī)制
9. 代碼重用
二 主要圍繞UVM展開
1. interface
2. layer sequence
3. DUT參數(shù)的隨機(jī)化，
4. 聚合參數(shù)
5. config_db
加入高級會員獲得助教答疑
