 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
| 上課時間和地點 |
上課地點：【上?！浚和瑵髮W(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：2020年3月16日 |
| 實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結(jié)束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
課程大綱 |
| |
- FPGA培訓(CPLD培訓)
??
FPGA培訓(CPLD培訓)
?
?
課程背景
本培訓課程主要幫助學員進行 CPLD/FPGA 的系統(tǒng)學習，以工程實踐為例，深入探討目前業(yè)界最新、最流行的器件，講授業(yè)界最優(yōu)秀的集成環(huán)境，最簡潔的開發(fā)流程，和業(yè)界最流行的軟處理技術(shù)。每次課程都配有相關(guān)實驗，實驗可以在ALTERA和XILINX兩個公司的FPGA硬件平臺上進行，培訓學員可以根據(jù)自身情況選擇開發(fā)環(huán)境。通過實驗，學員可以更好的理解消化課堂知識，工程實踐水平會得到迅速提高
- ?教學目標
培養(yǎng)學員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程（ALTERA和XILINX可選），能夠獨立解決開發(fā)中常見問題，能夠自主進行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計。
- ?任課教師
課 程 大 綱
課 程 內(nèi) 容
?
硬件描述語言(Verilog HDL / VHDL)基本語法和實踐
CPLD/FPGA技術(shù)的發(fā)展歷史階段和代表技術(shù)
?
CPLD/FPGA 技術(shù)概念和發(fā)展現(xiàn)狀
?
單片機，CPLD/FPGA，DSP的區(qū)別
?
與CPLD/FPGA設(shè)計相關(guān)數(shù)字電路基礎(chǔ)知識復(fù)習
?
cpld/fpga設(shè)計中幾個基本概念
?
使用quartusⅡ5.1設(shè)計數(shù)字電路的基本流程
?
CPLD/FPGA 典型應(yīng)用領(lǐng)域一：替代傳統(tǒng)數(shù)字電路
?
CPLD/FPGA 典型應(yīng)用領(lǐng)域二：接口控制器
?
CPLD/FPGA 典型應(yīng)用領(lǐng)域三：數(shù)字信號處理
?
FPGA 的設(shè)計流程和設(shè)計方法簡介,包括原理圖、波形圖、狀態(tài)轉(zhuǎn)換圖及各種硬件描述語言簡介
?
CPLD與FPGA的區(qū)別和各自的應(yīng)用領(lǐng)域
?
ALTERA公司FPGA的特點以及當前流行的FPGA產(chǎn)品介紹
?
單點流水燈VERILOG HDL設(shè)計代碼講解
?
單片機通過CPLD擴展外部IO口設(shè)計講解
?
CPLD/FPGA 的下載及內(nèi)部測試的配置與方法
?
幾種硬件描述語言的比較
?
Cpld/fpga數(shù)字電路設(shè)計經(jīng)驗
?
FPGA設(shè)計規(guī)范
?
詳細介紹QuartusII軟件環(huán)境和使用方法
?
上機實踐（多點流水燈實驗）
?
VHDL 和Verilog HDL的各自特點和應(yīng)用范圍
?
Verilog HDL的抽象級別
?
Verilog HDL的幾個基本概念
?
Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
?
如果設(shè)計可靠的組合邏輯電路以避免毛刺的產(chǎn)生
?
ALTERA公司芯片如何處理內(nèi)部三態(tài)電路
?
?
FPGA設(shè)計進階及工程設(shè)計中應(yīng)該注意的問題
典型的Verilog HDL代碼分析 1
?
典型的Verilog HDL代碼分析 2
?
上機實踐（用原理圖設(shè)計按鍵開關(guān)燈實驗）
?
Verilog HDL 里面的Reg 和 Wire類型定義的用法和區(qū)別
?
Verilog HDL 里面的阻塞和非阻塞賦值的用法和區(qū)別
?
Verilog HDL 和C語言的聯(lián)系和區(qū)別
?
Verilog HDL 里面的系統(tǒng)任務(wù)和函數(shù)的調(diào)用方法
?
Verilog HDL 里面最常用的兩個語句IF和CASE的使用方法和注意事項
?
Verilog HDL組合邏輯語句結(jié)構(gòu)和設(shè)計要點
?
Verilog HDL時序邏輯語句結(jié)構(gòu)和設(shè)計要點
?
Verilog HDL 程序設(shè)計中需要注意的問題
?
典型電路設(shè)計實例,如雙向電路及三態(tài)控制電路設(shè)計
?
上機實踐（用原理圖設(shè)計時鐘實驗）
?
設(shè)計輸入方法（原理圖,波形圖,狀態(tài)轉(zhuǎn)換圖 ,HDL 語言, EDIF , LPM ,IP Core）
?
Verilog HDL 里面的任務(wù)（TASK） 和函數(shù)（FUNCTIONG）的聯(lián)系和區(qū)別
?
有限狀態(tài)機的設(shè)計原理及其代碼風格
?
Verilog HDL 里面可綜合的代碼風格
?
上機實踐（用verilog HDL語言設(shè)計時鐘實驗）
?
邏輯綜合的原則，可綜合的代碼設(shè)計風格，設(shè)計優(yōu)化和設(shè)計方法如：速度優(yōu)化與面積優(yōu)化
?
功能仿真與時序仿真的區(qū)別和適用條件
?
結(jié)構(gòu)綜合和布局布線約束規(guī)則
?
?
FPGA工程設(shè)計實例和可編程邏輯設(shè)計指導(dǎo)原則以及FPGA最小系統(tǒng)設(shè)計方法
綜合報告的查看技巧
?
LogicLock（邏輯鎖定）技術(shù)
?
Signaltap在線邏輯分析儀調(diào)試技術(shù)
?
HDL代碼設(shè)計的仿真和調(diào)試技巧
?
FPGA硬件系統(tǒng)設(shè)計注意事項
?
12位串行輸入D/A轉(zhuǎn)換器DAC7513設(shè)計實例
?
上機實踐(12位D/A轉(zhuǎn)換器DAC7513實驗)
?
16位串行輸入D/A轉(zhuǎn)換器DAC7734設(shè)計實例
?
C51單片機與FPGA并行通信設(shè)計實例。
?
可編程邏輯設(shè)計指導(dǎo)原則
?
FPGA最小系統(tǒng)概念以及硬件系統(tǒng)的構(gòu)成,包括:FPGA主芯片電路設(shè)計，JTAG 下載與調(diào)試接口,異步SRAM存儲器接口電路設(shè)計，F(xiàn)LASH存儲器接口電路設(shè)計，其他外圍電路設(shè)計，電源，時鐘和復(fù)位電路設(shè)計
?
FPGA最小系統(tǒng)的調(diào)試方法和技巧
?
利用最小系統(tǒng)構(gòu)建復(fù)雜系統(tǒng)的方法
?
上機實踐(單片機與FPGA并行通信實驗)
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
? ?
?
?
?
?
?
"
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)